CDI - Ingénieur Chercheur — Compilateurs IA / NPU F/H at STMicroelectronics

Grenoble, Auvergne-Rhône-Alpes, France -

Full Time

Start Date

Immediate

Expiry Date

25 Sep, 26

Salary

0.0

Posted On

27 Jun, 26

Experience

2 year(s) or above

Remote Job

Yes

Telecommute

Yes

Sponsor Visa

Skills

AI Compilation, IR Optimization, Backend Optimization, NPU Architecture, Neural Networks, C++, Python, ONNX, TVM, MLIR, TFLite, SIMD, Vector Architectures, Profiling, Benchmarking, English Proficiency

Industry

Semiconductor Manufacturing

Description

Chez STMicroelectronics, nous sommes convaincus que la technologie est un moteur d’innovation et a un impact positif pour les entreprises, les personnes et la société. En tant qu’acteur mondial des semiconducteurs, nos technologies de pointe et nos composants électroniques sont invisibles mais au cœur du monde d’aujourd’hui. Rejoindre ST, c’est intégrer une entreprise internationale riche de plus de 115 nationalités, présente dans 40 pays, et rassemblant plus de 50 000 talents passionnés et engagés, tous unis par la volonté de créer et d’inventer la technologie de demain. Innover demande bien plus que des compétences techniques : cela nécessite des personnes inspirantes, qui savent collaborer avec respect et enthousiasme. Des collaborateurs animés par la passion, prêts à remettre en question le statu quo, à faire avancer l’innovation et à révéler leur plein potentiel. Venez vivre cette aventure avec nous et contribuez à construire un futur plus intelligent et plus durable, en alliant responsabilité et innovation. Notre technologie commence avec vous. Context STMicroelectronics conçoit des accélérateurs IA intégrés dans ses microcontrôleurs — le NPU Neural-ART embarqué dans le STM32N6 en est un exemple représentatif. Ces accélérateurs permettent l'inférence de réseaux de neurones directement sur le MCU cible, sous de fortes contraintes de performance, mémoire et consommation. Pour en exploiter pleinement leur potentiel, les modèles d'IA doivent être compilés et optimisés à l'aide d'un compilateur développé en interne. Ce compilateur est aujourd'hui livré en production et utilisé activement par nos clients industriels. Dans ce contexte, vous intégrerez l'équipe en charge de cette chaîne de compilation afin d'améliorer directement l'exécution des modèles sur NPU. Ce poste est centré sur la compilation et l'optimisation de réseaux existants — il ne couvre pas l'entraînement de modèles. Missions 1. Optimisation sur cas réels: Concevoir et intégrer de nouvelles passes d'optimisation dans le compilateur pour réduire la latence et l'empreinte mémoire sur des modèles et cas d'usage concrets. Vous bénéficiez d'une très large latitude dans vos choix d'optimisation — les décisions techniques sont prises au plus près de l'expertise. 2. Préservation de la précision à la compilation — Réduire les dégradations induites par la compilation (quantification, approximations opérateurs) pour garantir le meilleur compromis entre précision, performance et empreinte mémoire. 3. Veille et positionnement concurrentiel: Mesurer et analyser les écarts avec les solutions de référence (Arm VELA, Tenstorrent TT-Forge) pour identifier les leviers de différenciation du compilateur interne. 4. (Évolution possible) Co-design hardware/software: À mesure de votre montée en compétence sur l'architecture interne, une évolution vers des activités de hardware co-design est envisageable: participation aux décisions d'architecture en amont, en collaboration avec les équipes design. Environnement de travail • Équipe: ~12 personnes, collaboration quotidienne avec 3 équipes partenaires (France / Italie) • Compilateur: Framework interne livré en production. • Télétravail: possibilité de 2 jours/semaine en moyenne, flexibilité ponctuelle jusqu'à 4 jours • Publications scientifiques: encouragées — l'équipe a déjà contribué à des conférences internationales (CGO, MICRO, PLDI workshop, DATE) et vous serez soutenu si vous souhaitez publier. • Environnement & outils: Linux, CMake, Git, CI/CD Profil recherché • Formation & expérience: Doctorat (PhD) en compilation IA, complété par une expérience industrielle — via une thèse CIFRE ou une expérience en entreprise post-doctorat. • Compétences requises: - Expertise en compilation, optimisation IR et backend - Connaissance d'au moins une architecture matérielle utilisée en inférence (NPU, accélérateurs dédiés, GPU...) - Solide culture en réseaux de neurones (CNN, Transformers, inférence…) - Maîtrise de C++ et Python - Connaissance des chaînes de compilation IA: ONNX, TVM, MLIR, TFLite… - Anglais niveau avancé (utilisation écrit comme oral sur le poste) • Compétences appréciées: - Profiling et benchmarking - Architectures SIMD / vectorielles • Ce que nous vous apprendrons: - Contraintes spécifiques aux systèmes embarqués ST - Framework de compilation interne • Savoir-être - Autonomie et rigueur dans un environnement technique exigeant - Goût du travail en équipe et de la collaboration pluridisciplinaire, y compris à distance Processus de recrutement 1. Entretien téléphonique — avec le responsable compilation IA (parcours & motivations) 2. Entretien équipe — rencontre avec les collègues du premier cercle 3. Test technique — exercice pratique lié aux problématiques du poste 4. Entretien RH — conditions, culture d'entreprise et perspectives ST est fière d’être certifiée parmi les 17 entreprises mondiales « Global Top Employers 2025 » et d’être la première et unique entreprise de semi-conducteurs à recevoir cette distinction. ST a été distinguée dans ce classement grâce à sa démarche d’amélioration continue, se démarquant notamment par son engagement en matière d’éthique et d’intégrité, de sens et de valeurs, d’organisation et de gestion du changement, ainsi que par sa stratégie commerciale et ses performances. En France, ST a également obtenu la labélisation Happy Trainee 2025. Nous cultivons un environnement de travail inclusif et diversifié, où la discrimination n’a pas sa place. Notre ambition est de recruter et de fidéliser des talents reflétant la richesse des sociétés dans lesquelles nous évoluons. Nous nous engageons à l’équité dans le développement des carrières, les opportunités professionnelles et la rémunération. Chez ST, nous encourageons les candidats qui ne remplissent pas forcément tous les critères à postuler, car nous croyons en la richesse des parcours variés et offrons de réelles opportunités d’apprentissage et d’évolution. La diversité, l’équité et l’inclusion sont des valeurs fondamentales qui façonnent notre culture d’entreprise. Pour découvrir toutes nos opportunités, rendez-vous sur st.com/careers.

How To Apply:

Incase you would like to apply to this job directly from the source, please click here

Responsibilities

Design and integrate optimization passes into an internal compiler to reduce latency and memory footprint for AI models on NPUs. Analyze competitive solutions and potentially contribute to hardware/software co-design for future architectures.