Design for Test Engineer (m/w/d) - REF84987L at Aumovio

Regensburg, Bavaria, Germany -

Full Time

Start Date

Immediate

Expiry Date

15 Dec, 25

Salary

0.0

Posted On

16 Sep, 25

Experience

5 year(s) or above

Remote Job

Yes

Telecommute

Yes

Sponsor Visa

Skills

DFT Engineering, BIST Concepts, ATPG, JTAG, MBIST, SystemVerilog RTL, TCL, Python, Unix/Linux, DFT Tools, Technical Innovation, Test Coverage Analysis, Chip Design, Collaboration, Communication Skills, Customer Orientation

Industry

Motor Vehicle Manufacturing

Description

Unternehmensbeschreibung AUMOVIO führt seit dem Spin-off im September 2025 das Geschäft des ehemaligen Continental-Unternehmensbereichs Automotive als eigenständiges Unternehmen. Das Technologie- und Elektronikunternehmen bietet ein breites Portfolio für eine sichere, begeisternde, vernetzte und autonome Mobilität. Dazu gehören Sensorlösungen, Displays, Brems- und Komfortsysteme sowie umfassende Expertise in Software, Architekturplattformen und Assistenzsystemen für software-definierte Fahrzeuge. Die Geschäftsfelder, die nun zu AUMOVIO gehören, erzielten im Geschäftsjahr 2024 einen Umsatz von 19,6 Milliarden Euro. Der Hauptsitz des Unternehmens ist in Frankfurt am Main. An über 100 Standorten weltweit hat AUMOVIO rund 87.000 Beschäftigte. Stellenbeschreibung Als DFT-Ingenieur (m/w/divers) für Continental ASICs definieren und implementieren Sie DFT- (Design for Test) und BIST- (Built-In Self-Test) Konzepte. Sie entwickeln außerdem DFT-Spezifikationen und treiben die DFT-Architektur und -Methoden für Designs sowie IPs voran, um die Testabdeckung zu maximieren und gleichzeitig die Kosten zu minimieren. Sie haben die Möglichkeit, an den vielfältigen innovativen Automobilanwendungen von Continental mitzuarbeiten und optimale Lösungen für deren spezifische Anforderungen zu finden. Besonderes Augenmerk gilt dabei der Erfüllung der strengen Automobilanforderungen. Zu Ihren Aufgaben gehören insbesondere folgende Tätigkeiten: Definieren und implementieren Sie DFT- (Design for Test) und BIST- (Built-In Self-Test) Konzepte sowie IPs, um die Testabdeckung zu maximieren und gleichzeitig die Kosten zu minimieren Definieren und entwickeln Sie Skripte für die automatische Scan-Einfügung, führen Sie die Scan-Einfügung aus und erstellen Sie ATPG (Automatic Test Pattern Generation) Durchführen von Testabdeckungsanalysen und -verbesserungen Leiten und verwalten Sie SOC-Design-for-Test-Aktivitäten für komplexe Projekte und stellen Sie die erfolgreiche Ausführung, Herstellbarkeit und Qualitätspläne sicher Entwickeln Sie eine vollständige DFT-Implementierung auf Chip- und Blockebene anhand der Spezifikationen und der Produktabdeckungs-, Qualitäts- und Herstellbarkeitsziele Gemeinsam entwickeln Sie Innovationen und Verbesserungen der DFT-Methodik für Continental Enge Zusammenarbeit mit den beiden Hauptschnittstellen Chipdesign und Halbleiterfertigung sowie verwandten Bereichen Implementierung und Verifizierung von Testfunktionen für unsere System-on-Chip-Designs Erstellung und Simulation von Testmustern für Produktionstests Entwicklung von DFT-Spezifikationen und Förderung von Fluss- und Methodenverbesserungen Implementierung und Validierung von DFT-Strukturen wie z.B. LBIST, MBIST, IP-Tests, Scan und Komprimierung Technische Beratung anderer DFT-Ingenieure, Konzeptingenieure, Digitaldesigner, Teams für physische Implementierung und funktionale Verifizierung Verifizierung, Unterstützung und Verständnis der Musterbereitstellung an die Post-Silicon-Testentwicklungsteams. Bereitstellung der vollständigen Chipanforderungen für das Testentwicklungsteam. Verstehen der Testeranforderungen und Bereitstellen der Muster in den vom Testteam benötigten Formaten Zusammenarbeit mit funktionsübergreifenden IP- und SOC-Teams zur Definition der Strategie für DFT-Architektur, Verifizierung und Design-Flow-Automatisierung Beteiligung an der gesamten Entwicklung und frühzeitiges Feedback an die Konzept-, Architektur- und Designteams zu möglichen DFT-Problemen Definieren, Entwickeln und Verbessern von DFT-Prozessabläufen und -Methoden zur kontinuierlichen Verbesserung Enge Zusammenarbeit mit dem IC-Design während der Testplan- und DFT-Definition, der Pre-Silicon-Verifizierung (Chip-Level-Verifizierung) und der Post-Silicon-Validierung Enge Zusammenarbeit mit dem IP-Testentwicklungsteam zur Definition von Testschemata und Implementierungsstilen Qualifikationen Abgeschlossenes Studium der Elektrotechnik/Mikroelektronik/Physik oder eine vergleichbare Qualifikation Langjährige einschlägige Berufserfahrung Nachgewiesene Expertise im DFT-Engineering mit ausgewiesener Erfahrung in der technischen Innovation Erfahrung in der Entwicklung von DFT-Spezifikationen und der Weiterentwicklung von DFT-Architekturen und -Methoden für Designs Erfahrung mit Industriestandards und -praktiken im DFT-Bereich – einschließlich ATPG, JTAG, MBIST und Kompromissen zwischen Testqualität und Testzeit Kenntnisse in SystemVerilog RTL, TCL, Python und Unix/Linux-Umgebungen Vertrautheit mit den DFT-Tools von Siemens, Cadence und Synopsys Sehr gute Englischkenntnisse (schriftlich und mündlich) Teamplayer mit guten Kommunikations- und Verhandlungsfähigkeiten Kundenorientierung (antizipiert und versteht die Bedürfnisse der Kunden) Motivation und Inspiration (handelt integer und dynamisch) Die Bewerbungen von schwerbehinderten Menschen sind willkommen. Zusätzliche Informationen Sind Sie bereit, Ihre Karriere auf das nächste Level zu heben? Die Zukunft der Mobilität ist kein Job wie jeder andere. Machen Sie daraus Ihre Aufgabe! Werden Sie Teil von AUMOVIO. Own What's Next.

Responsibilities

As a Design for Test Engineer, you will define and implement DFT and BIST concepts, developing specifications to maximize test coverage while minimizing costs. You will collaborate closely with chip design and semiconductor manufacturing teams to ensure successful execution and quality plans for complex projects.