Nice-to-have:

• Erfahrung mit
  • komplexen SoC-/ASIC-Designs, insbesondere mit mehreren Taktdomänen und Mixed-Signal- beziehungsweise RF-Schnittstellen.
  • DECT NR+, DECT-2020, 4G/5G, Wi-Fi, Bluetooth oder vergleichbaren Kommunikationssystemen.
  • EDA-Tools für RTL-Simulation, Linting, CDC-/RDC-Analysen, Synthese und Timing-Analyse.
  • Tcl, Python, Perl oder vergleichbaren Skriptsprachen zur Automatisierung von Design- und Analyseabläufen.
  • Low-Power-Design, Clock Gating, Power Intent oder UPF.
  • FPGA-Prototyping, Emulation, ASIC-Tape-out oder Silicon Bring-up.
  • DFT, Scan, ATPG oder Anforderungen an Fertigungstests.
• Kenntnisse in SystemVerilog, Assertions, simulationsbasierter Verifikation, formaler Verifikation oder UVM.Gute Kenntnisse in Hardware-/Software-Schnittstellen, Register Maps, Firmware-Anforderungen und Treiberkonzepten.
• Erfahrung mit sicherheitsrelevanten, zuverlässigkeitskritischen oder besonders energieeffizienten Embedded-Systemen.
• Erfahrung im Aufbau und in der Weiterentwicklung von Coding Guidelines, Design Reviews und reproduzierbaren Entwicklungsprozessen.
• Erfahrung in einem Start-up- oder Scale-up-Umfeld sowie Freude an pragmatischen Entscheidungen und kurzen Entwicklungszyklen.
• 
  

• NA